Cadence Silicon Ensemble自动布局布线与VCS仿真 |
培养对象 |
1.理工科背景,有志于数字集成电路设计工作的学生和转行人员;
2.需要充电,提升技术水平和熟悉设计流程的在职人员;
3.集成电路设计企业的员工内训。
|
入 学 要 求 |
学员学习本课程应具备下列基础知识:
◆电路系统的基本概念。 |
班 级 规 模 及 环 境 |
坚持小班授课,为保证培训效果,增加互动环节,每期人数限3到5人。 |
上 课 时 间 和 地 点 |
上课地点:【上海】:同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【深圳分部】:电影大厦(地铁一号线大剧院站)/深圳大学成教院 【北京分部】:北京中山/福鑫大楼 【南京分部】:金港大厦(和燕路) 【武汉分部】:佳源大厦(高新二路) 【成都分部】:领馆区1号(中和大道) 【沈阳分部】:沈阳理工大学/六宅臻品 【郑州分部】:郑州大学/锦华大厦 【石家庄分部】:河北科技大学/瑞景大厦 【广州分部】:广粮大厦 【西安分部】:协同大厦
最近开课时间(周末班/连续班/晚班): Cadence 自动布局 :具体开班时间欢迎咨询在线客服,视教育质量为生命! |
学 时 |
☆资深工程师授课
☆注重质量
☆边讲边练
☆合格学员免费推荐工作
专注高端培训17年,曙海提供的课程得到本行业的广泛认可,学员的能力
得到大家的认同,受到用人单位的广泛赞誉。
★实验设备请点击这儿查看★ |
最 新 优 惠 |
◆在读学生凭学生证,可优惠500元。 |
.质.量.保.障. |
1、培训过程中,如有部分内容理解不透或消化不好,可免费在以后培训班中重听;
2、课程完成后,授课老师留给学员手机和Email,保障培训效果,免费提供半年的技术支持。
3、培训合格学员可享受免费推荐就业机会。 |
Cadence Silicon Ensemble自动布局布线与VCS仿真 |
第一阶段 |
Cadence Silicon Ensemble自动布局布线
Cadence Silicon Ensemble是业界最优秀的布局布线工具之一,不但布通率极高,而且大大降低了布线时间,提高了工作效率。本次培训的课程将提供您如何使用Silicon Ensemble Place and Route工具完成标准单元的布局布线。它包括在设计流程中库单元的开发、调节系统参数及结果分析。
● 您可以学到:
生成用于布局布线的abstracts
建立设计布局规划
在布局时放置单元和块
时序分析
产生时钟树
电源总线布线
信号线布线
寄生参数提取
● 适合的听众:具有一定的IC设计后端知识,熟悉UNIX操作系统。
● 课程安排
第一部分 :
Concepts and overview
Graphics interface setup
Netlist formats and data input
第二部分 :
Floorplanning and placement
Power routing
Global routing
第三部分:
Detailed signal routing
ECO function
Batch jobs |
第二阶段 |
Synopsys Verification with VCS 设计仿真验证 |
● 简介
VCS(verilog coding styles)是业界最优秀的仿真验证工具之一,逻辑仿真主要针对门级以上(主要是RTL---传输门级)的逻辑设计,逻辑仿真器根据Verilog或VHDL的文本描述来建立设计模型,在一定的激励输入下观测输出波形,以验证设计的逻辑正确性。通过本课程的学习,您将掌握用VCS验证verilog设计的基本功能和调试技术,我们采用讲课和课程试验相结合的授课方式,课程试验包括RTL(register transfer level)和门级验证。
● 您将学到:
◎ 用VCS模拟verilog设计
◎ 用VCS调试verilog设计
◎ 运行快速RTL-level回归测试
◎ 运行快速gate-level回归测试
● 课程安排
第一部分 : Debugging using VCS
- VCS Simulation Basics
- VCS Debugging Basics
- Interactive Debugging Basics
- Post-Processing with VirSim
第二部分 :Fast Verification with VCS
- Debugging Simulation Mismatches
- Using PLI Routines with VCS
- Fast RTL Level Verification
- Fast Gate Level Verification
- Appendix:VCS/VCM
|
|
|